# DIF JAN 0 2 2004 W

# IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re U	J.S. Patent Application of	. )
TANI		)
Applica	ation Number: 10/671,476	)
Filed:	September 29, 2003	)
For:	Power Circuit	)
ATTOR	NEY DOCKET NO. TESD.0022	)
	able Assistant Commissioner for Pangton, D.C. 20231	atents
	<u>L</u> E	CTTER
Sir:		are submitted in the above-captioned application or
	<ul> <li>(X) Priority Documents ONE (1)</li> <li>(X) Request for Priority</li> <li>( ) Response to Missing Parts</li> <li>w/ signed Declaration</li> </ul>	( ) Assignment Document ( ) Petition under 37 C.F.R. 1.47(a) ( ) Check for
X	this communication, including fees	rized to charge payment of any fees associated with under 37 C.F.R. § 1.16 and 1.17 or credit any Number 08-1480. A duplicate copy of this sheet is
		Respectfully submitted,
3110 Fa Suite 14 Falls C	SMITH LLP airview Park Drive 400 hurch, Virginia 22042 41-4200	Stanley P. Fisher Registration Number 24,344  Juan Carlos A. Marquez Registration Number 34,072
	ry 2, 2004	

), - <b>,</b> ,	
IN THE UNITED STATES PATENT AN	D TRADEMARK OFFICE
Ce roanista	
In re U.S. Patent Application of	)
	)
TANI	)
	)
Application Number: 10/671,476	)
	)
Filed: September 29, 2003	)
	)
For: POWER CIRCUIT	<b>\</b>
ATTORNEY DOCKET NO. TESD.0022	, )

Honorable Assistant Commissioner For Patents Washington, D.C. 20231

# REQUEST FOR PRIORITY UNDER 35 U.S.C. § 119 AND THE INTERNATIONAL CONVENTION

Sir:

In the matter of the above-captioned application for a United States patent, notice is hereby given that the Applicant claims the priority date of September 27, 2002, the filing date of the corresponding Japanese patent application 2002-282662.

A certified copy of Japanese patent application 2002-282662 is being submitted herewith. Acknowledgment of receipt of the certified copy is respectfully requested in due course.

Respectfully submitted,

Stanley P. Fisher

Registration Number 24,344

REED SMITH LLP
3110 Fairview Park Drive
Suite 1400
Falls Church, Virginia 22042
(703) 641-4200

January 2, 2004

Registration Number 34,072

Juan Carles A. Marguez

# 日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日
Date of Application:

2002年 9月27日

出 願 番 号 Application Number:

特願2002-282662

[ST. 10/C]:

[ J P 2 0 0 2 - 2 8 2 6 6 2 ]

出 願 人
Applicant(s):

オリオン電機株式会社

特許庁長官 Commissioner, Japan Patent Office 2003年 7月22日





【書類名】

特許願

【整理番号】

P020927SK

【提出日】

平成14年 9月27日

【あて先】

特許庁長官 殿

【国際特許分類】

H02M 3/338

【発明者】

【住所又は居所】

福井県武生市家久町41-1

オリオン電機株式会社内

【氏名】

谷 克彦

【特許出願人】

【識別番号】

390001959

【氏名又は名称】

オリオン電機株式会社

【代理人】

【識別番号】

100077780

【弁理士】

【氏名又は名称】

大島 泰甫

【選任した代理人】

【識別番号】

100106024

【弁理士】

【氏名又は名称】

稗苗 秀三

【選任した代理人】

【識別番号】

100106873

【弁理士】

【氏名又は名称】

後藤 誠司

【選任した代理人】

【識別番号】

100108165

【弁理士】

【氏名又は名称】 阪本 英男

【手数料の表示】

【予納台帳番号】 006758

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】

0203312

【プルーフの要否】

要

【書類名】 明細書

【発明の名称】 電源回路

【特許請求の範囲】

【請求項1】 変圧器を備える電源回路であって、

前記変圧器の一次側に第一のコイルと第二のコイルと第三のコイルが設けられ、前記第一のコイルはパルス電圧に基づく電力を出力する電力源よりパルス電圧が印加されるものであり、前記第二のコイルと第三のコイルは、各々の一方の端子が共通して接地されるとともに、各々の他方の端子に向かってコイルを巻回する方向が互いに逆向きとされ、かつ第二のコイルと第三のコイルの巻数を異ならせてあり、

前記変圧器の二次側に前記一次側の第一のコイル、第二のコイル及び第三のコイルに対応させた複数のコイルが設けられており、

前記変圧器の一次側には、前記第一のコイルと直列関係に接続され前記変圧器への電力の入力を制御するためのパワースイッチング素子と、前記第二のコイルの他方の端子に順方向に接続されるダイオードを介して出力された電圧を積分する第一の積分回路と、前記第三のコイルの他方の端子に順方向に接続されるダイオードを介して出力された電圧を積分する第二の積分回路と、前記第一の積分回路の出力と第二の積分回路の出力と所定の設定値とに基づいて前記第二のコイル及び第三のコイル間の電圧状態の異常を検出する異常検出手段とが設けられており、

前記パワースイッチング素子が導通状態とされると、前記第一のコイルにパルス電圧が印加されることにより前記変圧器に電力が入力されるとともに、

前記異常検出手段が前記第二のコイル及び第三のコイル間の電圧状態の異常を 検出すると、前記パワースイッチング素子が非導通状態とされ、前記変圧器への 電力の入力が停止されるように構成された電源回路。

【請求項2】 前記変圧器の一次側には、前記パワースイッチング素子の動作を制御するための第一のスイッチング素子が設けられ、

前記パワースイッチング素子は、電流が入力される入力端子及び電流を出力する出力端子が前記第一のコイルに直列になるように接続され、導通状態と非導通

状態を制御するための制御端子が、前記第二のコイルの他方の端子より制御電圧が入力されるように接続されるとともに、前記第一のスイッチング素子を介して接地に接続されており、

前記異常検出手段が前記異常を検出すると、前記第一のスイッチング素子が導通状態とされ、前記パワースイッチング素子の制御端子を前記導通状態とされた第一のスイッチング素子によって接地することにより、前記パワースイッチング素子が非導通状態とされるように構成された電源回路。

【請求項3】 前記異常検出手段としてツエナーダイオードが設けられており、前記第二のコイル及び第三のコイル間の電圧状態に異常を生ずると、前記ツエナーダイオードが逆方向に導通し、該逆方向に導通したツエナーダイオードが電圧を出力することによって前記第一のスイッチング素子を導通状態とするように構成された請求項2に記載の電源回路。

【請求項4】 前記変圧器の一次側には、前記第一のスイッチング素子の導通状態を制御するための第二のスイッチング素子が設けられており、

該第二のスイッチング素子は、前記ツエナーダイオードが前記第二のコイル及び第三のコイル間の電圧状態の異常を検出して電圧を出力すると、導通状態とされるように接続されており、

該導通状態とされた第二のスイッチング素子によって前記第一のスイッチング素子が導通状態とされる請求項3に記載の電源回路。

【請求項5】 前記第一のスイッチング素子がトランジスタである請求項1 乃至4のいずれかに記載の電源回路。

【請求項6】 前記第二のスイッチング素子がトランジスタである請求項4 又は5に記載の電源回路。

【発明の詳細な説明】

 $[0\ 0\ 0\ 1]$ 

【発明の属する技術分野】

本発明は、変圧器を備える電源回路に関する。

[0002]

【従来の技術】

変圧器を備える電源回路は、変圧器の一次側に供給された電力を一次側のコイルと二次側のコイルの巻線比に従って二次側に供給し、二次側に接続される電気機器等の負荷に電力を供給する。

# [0003]

そして、この電源回路には、変圧器の二次側でコイルやその他の回路の短絡を 生じた場合に、これを検出して変圧器の一次側への電力の供給を停止させて電源 を保護するための回路が設けられている。

# $[0\ 0\ 0\ 4\ ]$

この電源を保護するための回路として、例えば特開平 7 - 2 2 7 0 8 3 号公報 に開示されるものがある。前記公報に開示される保護回路では、変圧器の一次側 にフォトカプラの受光素子を設けるとともに、変圧器の二次側にフォトカプラの 発光素子を設けている。

# $[0\ 0\ 0\ 5]$

そして、変圧器の二次側で短絡を生ずると、フォトカプラの発光素子が発光を生ずる。そして、変圧器の一次側に設けられるフォトカプラの受光素子が前記発 光素子の発光を受光すると、変圧器の一次側への電力の供給が停止されるように されている。

# [0006]

これにより、変圧器の二次側に短絡を生じた場合に、電力の供給を停止し、電源回路を構成する半導体素子等が損傷する等を防ぐことができるようにされている。

# [0007]

#### 【発明が解決しようとする課題】

しかし、前記特開平7-227083号公報に開示される回路によると、上述のように変圧器の一次側に受光素子を設け、変圧器の二次側に発光素子を設けなければならない。

#### [0008]

従って、電源を保護するための回路要素を変圧器の一次側と二次側の双方に設けなければならず、多くのスペースを必要とし、電源回路をコンパクトにできな

かった。

# [0009]

そこで、本発明は、電源回路を保護するための回路を設けるスペースを低減することができ、かかる回路をコンパクトにすることにより、コンパクトに構成することができる電源回路を提供することを目的にする。

# [0010]

# 【課題を解決するための手段】

上記課題を解決するため、本発明は、変圧器を備える電源回路であって、

前記変圧器の一次側に第一のコイルと第二のコイルと第三のコイルが設けられ、前記第一のコイルはパルス電圧に基づく電力を出力する電力源よりパルス電圧が印加されるものであり、前記第二のコイルと第三のコイルは、各々の一方の端子が共通して接地されるとともに、各々の他方の端子に向かってコイルを巻回する方向が互いに逆向きとされ、かつ第二のコイルと第三のコイルの巻数を異ならせてあり、

前記変圧器の二次側に前記一次側の第一のコイル、第二のコイル及び第三のコイルに対応させた複数のコイルが設けられており、

前記変圧器の一次側には、前記第一のコイルと直列関係に接続され前記変圧器への電力の入力を制御するためのパワースイッチング素子と、前記第二のコイルの他方の端子に順方向に接続されるダイオードを介して出力された電圧を積分する第一の積分回路と、前記第三のコイルの他方の端子に順方向に接続されるダイオードを介して出力された電圧を積分する第二の積分回路と、前記第一の積分回路の出力と第二の積分回路の出力と所定の設定値とに基づいて前記第二のコイル及び第三のコイル間の電圧状態の異常を検出する異常検出手段とが設けられており、

前記パワースイッチング素子が導通状態とされると、前記第一のコイルにパルス電圧が印加されることにより前記変圧器に電力が入力されるようにされるとともに、

前記異常検出手段が前記第二のコイル及び第三のコイル間の電圧状態の異常を 検出すると、前記パワースイッチング素子が非導通状態とされ、前記変圧器への 電力の入力が停止されるように構成された電源回路である(請求項1)。

# $[0\ 0\ 1\ 1\ ]$

本発明の電源回路によると、前記変圧器の一次側に設けられる第二のコイル及び第三のコイルには、これらに誘導される電圧間の位相差が180度となる電圧が形成される。

# $[0\ 0\ 1\ 2\ ]$

そして、第二のコイル及び第三のコイルには、これらコイルの巻数が異なることにより、一方のコイルに誘導される電圧は他方のコイルに誘導される電圧より 波高値の大きい電圧に形成される。

# [0013]

そして、本発明の電源回路が正常に動作している場合には、前記変圧器の一次 側の前記第二のコイルと第三のコイル間には、所定の電圧差の状態が形成される

# $[0\ 0\ 1\ 4\ ]$

そして、変圧器の二次側に短絡を生ずると、変圧器の二次側と磁気的に結合して動作している前記一次側の第二のコイルと第三のコイル間の電圧状態に変動を生じ、第二のコイルと第三のコイル間の電圧状態の異常を生ずる。

#### $[0\ 0\ 1\ 5]$

そして、第二のコイルと第三のコイル間の電圧状態の異常は、前記異常検出手段によって検出される。異常検出手段は、第二のコイル及び第三のコイル間の電圧状態の異常を、前記第一の積分回路による積分値と第二の回路による積分値とに基づいて検出する。

#### $[0\ 0\ 1\ 6\ ]$

異常検出手段が異常を検出すると、前記パワースイッチング素子が非導通状態とされ、パワースイッチング素子が接続される変圧器の第一のコイルに電流を導通させることができず、変圧器への電力の入力が停止される。これにより、変圧器の二次側への電力の供給も停止される。

#### $[0\ 0\ 1\ 7\ ]$

本発明の電源回路によると、電源回路を保護するための手段、即ち変圧器の二

6/

次側の短絡を検出して二次側への電力の供給を停止するための手段は、変圧器の 一次側に設けられており、変圧器の二次側に設けられない。

# [0018]

これにより、電源回路をコンパクトにでき、電源回路を設けるためのスペース を低減させることができる。また、電源回路への電気機器の接続を容易とでき、 電源回路の取り扱いを容易にできる。

# [0019]

また、上記電源回路において、前記変圧器の一次側に、前記パワースイッチング素子の動作を制御するための第一のスイッチング素子を設け、

前記パワースイッチング素子を、電流が入力される入力端子及び電流を出力する出力端子を前記第一のコイルに直列になるように接続し、導通状態と非導通状態を制御するための制御端子を、前記第二のコイルの他方の端子より制御電圧が入力されるように接続するとともに、前記第一のスイッチング素子を介して接地に接続し、

前記異常検出手段が前記異常を検出すると、前記第一のスイッチング素子が導 通状態とされ、前記パワースイッチング素子の制御端子を前記導通状態とされた 第一のスイッチング素子によって接地することにより、前記パワースイッチング 素子が非導通状態とされるように構成することができる(請求項2)。

#### [0020]

この発明の電源回路によると、前記異常検出手段が異常を検出すると、前記第 一のスイッチング素子を導通状態とすることによって前記パワースイッチング素 子を非導通状態にすることができる。

#### [0021]

これにより、パワースイッチング素子の動作を前記第一のスイッチング素子のオン、オフの動作によって制御することができる。これにより、異常検出手段による異常の検出に基づきパワースイッチング素子を制御する回路をコンパクトに構成することができる。

#### [0022]

また、上記第一のスイッチング素子を設けた電源回路において(請求項2)、

前記異常検出手段としてツエナーダイオードを設け、前記第二のコイル及び第三のコイル間の電圧状態に異常を生ずると、前記ツエナーダイオードが逆方向に導通し、該逆方向に導通したツエナーダイオードが電圧を出力することによって前記第一のスイッチング素子を導通状態とするようにすることができる(請求項3)。

# $[0\ 0\ 2\ 3]$

この発明の電源回路によると、異常検出手段をツエナーオードにより構成する ので、前記異常を簡便な回路によって検出することができる。これにより、電源 回路をコンパクトに構成できるとともに、製造コストを抑制することもできる。

# $[0\ 0\ 2\ 4]$

また、異常検出手段としてツエナーダイオードを設けた上記電源回路において (請求項3)、前記変圧器の一次側に、前記第一のスイッチング素子の導通状態 を制御するための第二のスイッチング素子を設け、

該第二のスイッチング素子を、前記ツエナーダイオードが前記第二のコイルと 第三のコイル間の電圧状態の異常を検出して電圧を出力すると、導通状態とされ るように接続し、

該導通状態とされた第二のスイッチング素子によって前記第一のスイッチング 素子を導通状態とするように構成することができる(請求項4)。

# [0025]

この発明の電源回路によると、異常検出手段が異常を検出した場合に、第二のスイッチング素子を導通状態とすることによって第一のスイッチング素子を導通状態とし、パワースイッチング素子を非導通状態とすることができる。

#### [0026]

これにより、前記ツエナーダイオードからの電圧の出力に基づく第二のスイッチング素子のオン、オフの動作によって、第一のスイッチング素子の動作を制御することができる。これにより、ツエナーダイオードの動作に基づき第一のスイッチング素子を制御するための回路を簡便に構成することができる。

# [0027]

また、前記第一のスイッチング素子をトランジスタにより構成することができ

る(請求項5)。これにより、前記パワースイッチング素子の出力を制御する第 一のスイッチング素子を接続する回路を簡便にできるとともに、電源回路の製造 コストを抑制することもできる。

# [0028]

また、前記第二のスイッチング素子をトランジスタにより構成することができる(請求項6)。これにより、前記第一のスイッチング素子の導通状態を制御する第二のスイッチング素子を接続する回路を簡便にできるとともに、電源回路の製造コストを抑制することができる。

# [0029]

# 【発明の実施の形態】

本発明の実施の形態について、図面を参酌しつつ説明する。図1は、本発明の一実施形態である電源回路35の回路図である。電源回路35は、変圧器25とパワーFET(パワー電界効果トランジスタ)1とフィードバック回路10と第一のトランジスタ15と第二のトランジスタ14と第一の積分回路31と第二の積分回路32とツエナーダイオード13を備えている。

#### [0030]

変圧器25は、一次側に第一のコイルL1、第二のコイルL2、第三のコイル L3が設けられている。また、変圧器25は、二次側に第四のコイルL4、第五 のコイルL5が設けられている。

# [0031]

変圧器25は、第一のコイルL1に電圧が印加されると、第四のコイルL4と 第五のコイルL5に、コイルL1とコイルL4とコイルL5との巻数の関係に従った電圧が誘導される。また、変圧器25の第二のコイルL2と第三のコイルL3には、コイルL2とコイルL3とコイルL5との巻数の関係に従った電圧が誘導される。

#### [0032]

変圧器25は、後に説明するパワーFET1が動作状態にあり、一次側と二次側の間で電力を伝達できる状態にあると、第四のコイルL4には、第一のコイル L1に印加される電圧に対してコイルL4とコイルL1との巻数の関係に従った 電圧が誘導される。

# [0033]

また、変圧器 2 5 は、一次側と二次側の間で電力を伝達できる状態にあると、 第二のコイル L 2 及び第三のコイル L 3 には、コイル L 5 に誘導される電圧に対 してコイル L 2 とコイル L 3 とコイル L 5 の巻数の関係に従った電圧が誘導され る。

# [0034]

第一のコイルL1は、図示されない電力源と接続されており、この電力源よりパルス電圧を印加される。第二のコイルL2と第三のコイルL3は、これらのコイルの一方の端子5を共通にし、この端子5が接地されている。そして、第二のコイルL2と第三のコイルL3は、コイルを巻回する方向が互いに逆方向になるように形成されている。

# [0035]

即ち、第二のコイルL2と第三のコイルL3は、第二のコイルL2の一方の端子5より他方の端子4に向かってコイルが巻回される方向と第三のコイルL3の一方の端子5より他方の端子6に向かってコイルが巻回される方向とが互いに逆向きの関係となるように形成されている。これにより、第二のコイルL2に誘導されるパルス電圧と第三のコイルL3に誘導されるパルス電圧との間に180度の位相差を生ずる。

# [0036]

また、第二のコイルL2と第三のコイルL3は、コイルL2の巻数N2がコイルL3の巻数N3より大きくされている。これにより、変圧器25が正常に動作している状態において、第二のコイルL2に誘導されるパルス電圧の波高値が第三のコイルL3に誘導されるパルス電圧の波高値より大きくなる。

#### [0037]

変圧器25の二次側の第四のコイルL4は、高電圧用として設けられている。 第四のコイルL4の出力端子26は、高電圧用の出力端子である。変圧器の二次 側の第五のコイルL5は、低電圧用として設けられている。第五のコイルL5の 出力端子2.7は、低電圧用の出力端子である。

# [0038]

そして、変圧器25の二次側の出力端子26、27には、各々に図示されない 電気機器が接続され、これらの電気機器を変圧器25の二次側より出力される電力によって動作させることができる。

# [0039]

パワーFET1は、変圧器25の一次側の第一のコイルL1と第二のコイルL 2との間に接続されている。このパワーFET1は、変圧器25への電力の入力 を制御するためのパワースイッチング素子にあたる。

# [0040]

このパワーFET1は、各種の半導体スイッチング素子の中でも大電力を入出力できるものが用いられる。そして、パワーFET1は、後に説明する各端子1d、1s、1gに数百V程度の高電圧を印加することができる。

# [0041]

パワーFET1は、ドレイン端子1d、ゲート端子1g及びソース端子1sを備えている。ドレイン端子1dは、第一のコイルL1の出力端子3に接続されている。ドレイン端子1dは、パワーFET1が動作している状態で、第一のコイルL1からの電流を入力するための入力端子にあたる。

#### $[0\ 0\ 4\ 2]$

ソース端子1sは、抵抗19を介して接地されている。この抵抗19により、パワーFET1が動作している状態でソース端子1sに一定の電圧を与え、動作を安定させることができる。ソース端子1sは、パワーFET1が動作している状態で、電流を出力するための出力端子にあたる。

#### [0043]

ゲート端子1gは、パワーFET1の動作を制御するための制御電圧が入力される制御端子にあたる。パワーFET1のゲート端子1gは、後に説明する第一のトランジスタ15を介して接地に接続されている。

# [0044]

また、パワーFET1のゲート端子1gは、直列に接続された抵抗7及びコンデンサ8を介して第二のコイルL2の他方の端子4に接続されている。抵抗7及

びコンデンサ8を設けることにより、起動電流がコイルL2を介して接地に流入することを防ぎ、コイルL2に形成された電圧パルスをより確実にパワーFET 1のゲート端子1gに入力することができる。

# [0045]

パワーFET1は、ゲート端子1gに所定の制御電圧が入力されると、導通状態となる。そして、パワーFET1のドレイン端子1dとソース端子1s間が導通状態となるので、コイルL1に電圧が印加されると、コイルL1よりドレイン端子1dを通ってソース端子1sより出力される電流を導通させることができる。

# [0046]

そして、パワーFET1に電流が導通して動作している状態にあると、変圧器25は、一次側のコイルL1、L2及びL3と二次側のコイルL4及びL5間で電力を伝達することができる。

# [0047]

一方、パワーFET1は、ゲート端子1gに制御電圧が入力されない状態では 導通状態とならず、パワーFET1のドレイン端子1dとソース端子1s間は導 通状態とされない。従って、コイルL1に電圧が印加されても、コイルL1及び パワーFET1に電流を導通させることができない。

#### [0048]

これにより、パワーFET1が非導通状態とされ動作していない状態では、変圧器25は、一次側のコイルL1、L2及びL3と二次側のコイルL4及びL5間で電力を伝達することができない。

# [0049]

電源回路35には、図1に示されるように、フィードバック回路10が設けられている。フィードバック回路10は、変圧器25の二次側が過負荷や軽負荷となったこと等によって生ずる減電圧や過電圧を検出して変圧器25の一次側にフィードバックするための回路である。

# [0050]

このフィードバック回路10として、変圧器を備える電源回路に設けられ、変

圧器の二次側の電圧を検出して一次側にフィードバックする公知のフィードバック回路を設けることができる。

# [0051]

フィードバック回路10は、図1に示されるように、その出力端子がパワーF ET1のソース端子1sに接続されている。また、フィードバック回路10は、 二つの入力端子を備えている。

# [0052]

フィードバック回路 1 0 の一つの入力端子は変圧器 2 5 の二次側の電圧を検出するためのモニター端子 2 9 に接続されている。また、フィードバック回路 1 0 の他の一つの入力端子は、後に説明するダイオード 9 のカソード側とコンデンサ 1 1 及び抵抗 1 2 の一方の端子とに接続されている。

# [0053]

第一のトランジスタ15は、パワーFET1の動作を制御する。即ち、第一のトランジスタ15は、その導通状態に応じて、パワーFET1を導通状態とし、また非導通状態とする。

#### [0054]

第一のトランジスタ15は、ベース端子15bとエミッタ端子15eとコレクタ端子15cを備えている。ベース端子15bは、抵抗18を介して後に説明する第二のトランジスタ14のコレクタ端子14cに接続されている。

# [0055]

また、ベース端子15bは、抵抗16を介して接地に接続されるとともに、電解コンデンサ17を介して接地に接続されている。この抵抗16及び電界コンデンサ17により、第二のトランジスタ14より出力されベース端子15bに入力される電圧のレベルを安定させることができる。

#### [0056]

抵抗18はトランジスタ15のベース抵抗である。抵抗18と電解コンデンサ 17との組み合わせに基づく時定数により、トランジスタ15を導通状態とする タイミングが調整される。

#### [0057]

第一のトランジスタ15のエミッタ端子15eは接地に接続されている。また、第一のトランジスタ15のコレクタ端子15cは、前記パワーFET1のゲート端子1gに接続されている。

# [0058]

第一のトランジスタ15は、後に説明する第二のトランジスタ14が導通状態とされて第二のトランジスタ14より電圧が出力されると、この電圧がトランジスタ15に対する動作信号としてベース端子15bに入力され導通状態とされる

# [0059]

そして、第一のトランジスタ15が導通状態とされると、第一のトランジスタ15のコレクタ端子15 c とエミッタ端子15 e 間が導通状態とされる。これにより、第一のトランジスタ15のコレクタ端子15 c が接地と導通する。これにより、パワーFET1は、制御端子1 g が接地され、制御電圧が入力されず、非導通状態とされる。

# [0060]

一方、第一のトランジスタ15は、第二のトランジスタ14より電圧が出力されない場合には、ベース端子15bへの電圧の入力がないので、導通状態とされない。

#### $[0\ 0\ 6\ 1]$

そして、この場合には、第一のトランジスタ15のコレクタ端子15cとエミッタ端子15e間は導通状態とされず、第一のトランジスタ15のコレクタ端子15cは接地されない。これにより、パワーFET1の制御端子1gに制御電圧を入力することができ、パワーFET1を導通状態とすることができる。

# $[0\ 0\ 6\ 2]$

この第一のトランジスタ15は、パワーFET1の動作を制御するための第一のスイッチング素子にあたる。

#### [0063]

第二のトランジスタ14は、第一のトランジスタ15の動作を制御する。即ち 、第二のトランジスタ14は、その導通状態に応じて、第一のトランジスタ15 を導通状態とし、また非導通状態とする。

# [0064]

第二のトランジスタ14は、ベース端子14bとエミッタ端子14eとコレクタ端子14cを備えている。第二のトランジスタ14のベース端子14bは、直列に接続された抵抗20及びダイオード21を介して第三のコイルL3の他方の端子6に接続されている。抵抗20は、トランジスタ14のベース抵抗である。抵抗20によりトランジスタ14を導通状態とする電流が調整される。

# [0065]

第二のトランジスタ14のコレクタ端子14cは、抵抗18を介して前記トランジスタ15のベース端子15bに接続されている。第二のトランジスタ14のエミッタ端子14eは、ツエナーダイオード13及びダイオード9を介して第二のコイルL2の他方の端子4に接続されている。

# [0066]

第二のトランジスタ14は、後に説明するダイオード21及び第二の積分回路32により平滑化された一定レベルの電圧がベース端子14bに入力される。また、第二のトランジスタ14は、後に説明するツエナーダイオード13より一定電圧値以上の電圧がエミッタ端子14eに入力されると、ベース端子14bとエミッタ端子14eとの電位差に応じて導通状態とされる。

#### [0067]

そして、第二のトランジスタ14が導通状態とされると、エミッタ端子14e より入力された電圧がコレクタ端子14cより出力され、この電圧は第一のトランジスタ15のベース端子15bに入力される。

#### [0068]

この第二のトランジスタ14は、第一のトランジスタ15の動作を制御するための第二のスイッチング素子にあたる。

#### [0069]

電源回路35には、第一の積分回路31が設けられている。第一の積分回路3 1は、第二のコイルL2に誘導されるパルス電圧を積分して平滑化された電圧に する。第一の積分回路31は、並列に接続されるコンデンサ11と抵抗12によ り構成される。

# [0070]

第一の積分回路31を構成するコンデンサ11及び抵抗12は、これらの一方の端子がダイオード9を介して第二のコイルL2の他方の端子4に接続され、コンデンサ11及び抵抗12の他方の端子は接地されている。

# [0071]

即ち、図1に示されるように、第二のコイルL2の他方の端子4とダイオード 9のアノード側が接続されており、コンデンサ11及び抵抗12の一方の端子は ダイオード9のカソード側に接続されている。

# [0072]

そして、第二のコイルL2の他方の端子4に誘導される電圧のうちダイオード9を通って第一の積分回路31に入力される正電位をとる部分が積分回路31によって積分され、平滑化された電圧とされる。この積分回路31により平滑化された電圧は後に説明するツエナーダイオード13に逆方向に、即ちカソード側に印加される。

#### [0073]

また、電源回路35には、第二の積分回路32が設けられている。第二の積分回路32は、第三のコイルL3に誘導されるパルス電圧を積分して平滑化された電圧にする。第二の積分回路32は、並列に接続されるコンデンサ22と抵抗23により構成される。

# [0074]

第二の積分回路32を構成するコンデンサ22及び抵抗23は、これらの一方の端子がダイオード21を介して第三のコイルL3の他方の端子6に接続され、コンデンサ22及び抵抗23の他方の端子は接地されている。

# [0075]

即ち、図1に示されるように、第三のコイルL3の他方の端子6とダイオード21のアノード側が接続されており、コンデンサ22及び抵抗23の一方の端子はダイオード21のカソード側に接続されている。

# [0076]

そして、第三のコイルL3の他方の端子6に誘導される電圧のうちダイオード21を通って第二の積分回路32に入力される正電位をとる部分が積分回路32によって積分され、平滑化された電圧とされる。この積分回路32により平滑化された電圧は、前記第二のトランジスタ14を介して後に説明するツエナーダイオード13に順方向に、即ちアノード側に印加される。

# [0077]

ツエナーダイオード13は、第二のコイルL2の他方の端子4と第三のコイルL3の他方の端子6との間の電圧状態の異常を検出する。ツエナーダイオード13は、第二のコイルL2と第三のコイルL3との間の電圧状態の異常を検出するための異常検出手段にあたる。

# [0078]

ツエナーダイオード13は、カソード側が前記ダイオード9のカソード側及び前記積分回路31の一方の端子に接続されており、アノード側が前記第二のトランジスタ14のエミッタ端子14eに接続されている。

# [0079]

即ち、ツエナーダイオード13は、第二のコイルL2の他方の端子4に対して 逆方向となり、第三のコイルL3の他方の端子6に対して順方向となるように接 続されている。

#### $[0 \ 0 \ 8 \ 0]$

この電源回路35では、ツエナーダイオード13の逆方向の耐圧Vtzと第一の積分回路31より出力される電圧と第二の積分回路32より出力される電圧とは、以下の関係を満たすように調整される。

#### [0081]

即ち、電源回路35が正常に動作している場合にはツエナーダイオード13の逆方向に印加される電圧が逆方向の耐圧Vtzより小さくなり、電源回路35の二次側に異常が生じた場合にはツエナーダイオード13の逆方向に印加される電圧が逆方向の耐圧Vtzより大きくなるように調整される。

#### [0082]

より詳しく説明すると、電源回路35が変圧器25の二次側で短絡を生じず正

常に動作している場合の第一の積分回路 3 1 の出力  $V_{N1}$ と第二の積分回路 3 2 の出力  $V_{N2}$ との差に基づき、ツエナーダイオード 1 3 の逆方向に印加される電圧よりツエナーダイオード 1 3 の逆方向の耐圧 V t z が大きくなるように調整される

# [0083]

そして、電源回路 35 が変圧器 25 の二次側で短絡を生じて正常に動作していない場合の第一の積分回路 31 の出力  $V_{AB1}$  と第二の積分回路 32 の出力  $V_{AB2}$  との差に基づき、ツエナーダイオード 13 の逆方向に印加される電圧よりツエナーダイオード 13 の逆方向の耐圧  $V_{AB2}$  は  $V_{AB2}$  なが小さくなるように調整される。

# [0084]

これにより、ツエナーダイオード13は、変圧器25の二次側で短絡を生じ、 変圧器25の一次側の第二のコイルL2と第三のコイルL3間の電圧状態が変化 すると、ツエナーダイオード13の逆方向に導通を生ずる。

# [0085]

これにより、変圧器 2 5 の二次側に短絡を生じ、電源回路 3 5 に異常が生じたことを検出することができる。そして、ツエナーダイオード 1 3 が逆方向に導通すると、ツエナーダイオード 1 3 より第二のトランジスタ 1 4 に電圧が出力され、第二のトランジスタ 1 4 が導通状態とされる。

#### [0086]

以上の電圧V t z 、 $V_{N1}$  、 $V_{N2}$  、 $V_{AB1}$  、 $V_{AB2}$  の具体例を挙げると、例えばV t z=8 . 2 V 、 $V_{N1}=1$  5 V 、 $V_{N2}=1$  0 V 、 $V_{AB1}=1$  6 V 、 $V_{AB2}=5$  V に設定することができる。

# [0087]

次に、この電源回路 3 5 の動作の例について説明する。まず、電源回路 3 5 が正常に動作している場合について説明する。変圧器 2 5 の第一のコイル L 1 にパルス電圧が印加されると、コイル L 4 及びコイル L 5 の各々に、コイル L 1 と L 4 と L 5 の巻数の関係に従った電圧が誘導される。また、コイル L 2 及びコイル L 3 の各々に、コイル L 2 と L 3 と L 5 の巻数の関係に従った電圧が誘導される

# [0088]

そして、コイルL2の電圧が出力端子4より抵抗7及びコンデンサ8を介してパワーFET1のゲート端子1gに入力される。これにより、パワーFET1が 導通状態となり、変圧器25の各コイルに電流を導通させることができ、変圧器25は電力を供給されることができる。

# [0089]

ここで、変圧器25に正常に電力が供給されている場合におけるコイルL2及 びコイルL3のパルス電圧の波形を図2に示す。図2において、横軸は時間に対 応しており、縦軸は電圧値に対応している。また、横軸上は電位が0であること を表し、横軸より上側は正電位を、横軸より下側は負電位であることを表してい る。

# [0090]

図2(a)に示される波形は、コイルL2の他方の端子4の電位の変化を示しており、コイルL2に誘導されるパルス電圧である。また、図2(b)に示される波形は、コイルL3の他方の端子6の電位の変化を示しており、コイルL3に誘導されるパルス電圧である。

#### [0091]

図2に示されるように、コイルL2に誘導される電圧の波高値はコイルL3に 誘導される電圧の波高値より大きい。また、図2に示されるように、コイルL2 に誘導されるパルス電圧とコイルL3に誘導されるパルス電圧は180度の位相 差を生ずる。

#### [0092]

また、図2に示されるように、コイルL2に誘導される電圧のパルス幅(パルス電圧のデューティ)はコイルL3に誘導される電圧のパルス幅(パルス電圧のデューティ)より小さい。

#### [0093]

そして、第二のコイルL2に誘導されたパルス電圧のうち正電位となる部分が ダイオード9を通って第一の積分回路31に入力され、第一の積分回路31によ り積分される。また、第三のコイルL3に誘導されたパルス電圧のうち正電位と なる部分が、ダイオード21を通って第二の積分回路32に入力され積分される

# [0094]

第一の積分回路31及び第二の積分回路32により積分して得られる電圧を図3に示す。図3において、横軸は時間に対応しており、縦軸は電圧値に対応している。また、図3において、横軸上は電位が0であることを表し、横軸より上側は正電位であることを表している。図3(a)は第一の積分回路31により積分された後の電圧の波形である。図3(b)は第二の積分回路32により積分された後の電圧の波形である。

# [0095]

図3(a)に示されるように、第一の積分回路31で積分された後の電圧は、電圧値 $V_{N1}$ の一定レベルに平滑化された電圧となる。図3(b)に示されるように、第二の積分回路32で積分された後の電圧は、電圧値 $V_{N2}$ の一定レベルに平滑化された電圧となる。

# [0096]

上記第一の積分回路 3 1 の出力  $V_{N1}$ と第二の積分回路 3 2 の出力  $V_{N2}$ の差に基づく電圧は、ツエナーダイオード 1 3 の逆方向に印加されるが、ツエナーダイオード 1 3 を逆方向に導通させることができない。

# [0097]

そして、ツエナーダイオード13が逆方向に導通しないので、第二のトランジスタ14は導通状態とされない。これにより、第一のトランジスタ15は導通状態とされず、パワーFET1の導通状態が維持され、変圧器25への電力の供給が維持される。これにより、電源回路35は正常に動作し続ける。

#### [0098]

次に、電源回路35に異常が生じた場合、即ち、変圧器25の二次側に短絡を生じた場合について説明する。電源回路35が以上に説明したように正常に動作している状態で変圧器25の二次側に短絡を生ずると、変圧器25の一次側の第二のコイルL2及び第三のコイルL3の電圧状態に変化を生ずる。

# [0099]

図4は、変圧器25の二次側に短絡を生じた場合における、コイルL2及びコイルL3に生ずるパルス電圧の波形を示している。図4において、横軸は時間に対応しており、縦軸は電圧値に対応している。また、横軸上は電位が0であることを表し、横軸より上側は正電位を、横軸より下側は負電位であることを表している。

# $[0\ 1\ 0\ 0\ ]$

図4 (a) に示される波形は、コイルL2の他方の端子4の電位の変化を示しており、コイルL2に誘導されるパルス電圧である。また、図4 (b) に示される波形は、コイルL3の他方の端子6の電位の変化を示しており、コイルL3に誘導されるパルス電圧である。

# [0101]

図4に示されるように、コイルL2に誘導されるパルス電圧とコイルL3に誘導されるパルス電圧は180度の位相差を生ずる。また、図4に示されるように、コイルL2に誘導される電圧のパルス幅(パルス電圧のデューティ)はコイルL3に誘導される電圧のパルス幅(パルス電圧のデューティ)より大きい。

# [0102]

そして、第二のコイルL2に誘導されたパルス電圧は、第一の積分回路31により積分される。また、第三のコイルL3に誘導されたパルス電圧は、第二の積分回路32により積分される。第一の積分回路31及び第二の積分回路32により積分して得られる電圧を図5に示す。

#### $[0\ 1\ 0\ 3\ ]$

図5において、横軸は時間に対応しており、縦軸は電圧値に対応している。また、図5において、横軸上は電位が0であることを表し、横軸より上側は正電位であることを表している。図5 (a) は第一の積分回路31により積分された後の電圧の波形である。図5 (b) は第二の積分回路32により積分された後の電圧の波形である。

# [0104]

図5(a)に示されるように、第一の積分回路31で積分された後の電圧は、

電圧値 $V_{AB1}$ の一定レベルに平滑化された電圧となっている。図 5 (b) に示されるように、第二の積分回路 3 2 で積分された後の電圧は、電圧値 $V_{AB2}$ の一定レベルに平滑化された電圧となっている。

# [0105]

# [0106]

これにより、積分回路 3 1 より出力されツエナーダイオード 1 3 に逆方向に印加される電圧  $V_{AB1}$ がトランジスタ 1 4 のエミッタ端子 1 4 e に印加される。そして、トランジスタ 1 4 は、上記電圧  $V_{AB1}$ と  $V_{AB2}$ との差により導通状態とされる。

# [0107]

そして、トランジスタ14のコレクタ端子14cより出力された電圧がトランジスタ15のベース端子15bに入力され、トランジスタ15が導通状態とされる。これにより、トランジスタ15のコレクタ端子15cとエミッタ端子15eが導通状態となり、コレクタ端子15cが接地に接続される。

# [0108]

これにより、パワーFET1は、ゲート端子1gが接地されて制御電圧が入力されず、非導通状態とされる。これにより、変圧器25のコイルL1及びパワーFET1に電流を導通させることができず、変圧器25は電力を供給されることができない。これにより、電源回路35は、動作を停止する。

# [0109]

これにより、変圧器25の二次側に短絡を生じた状態で電源回路35が動作し続けることを防ぐことができ、電源回路35が焼損する等を防ぐことができる。そして、この電源回路35によると、変圧器25の二次側に短絡を生ずると、この異常が生じたことを変圧器25の一次側に設けられる回路によって検出し電源回路35の動作を停止させることができる。

# [0110]

即ち、この電源回路35によると、変圧器25の二次側に異常が生じたことを 検出する手段を二次側に設ける必要がない。これにより、この電源回路35によ ると、変圧器25の二次側がコンパクトにされており、電源回路35を設けるス ペースを低減することができる。

# [0111]

また、この電源回路35によると、変圧器25の二次側がコンパクトにされているので、変圧器25の二次側に電気機器を接続するにあたり容易に接続することができ、電源回路35の取り扱いが容易である。

# $[0\ 1\ 1\ 2]$

以上の説明では、パワースイッチング素子1としてパワーFETを用いる例を 挙げた。本発明を実施するにあたり、パワースイッチング素子1としてパワーF ET以外の素子を用いることもできる。

# [0113]

即ち、パワースイッチング素子1は、制御端子と入力端子と出力端子を備え、制御端子に制御電圧が入力されて導通状態になると、入力端子より電流を入力して出力端子より出力させることができ、大電力を入出力することが可能なスイッチング素子であればよい。例えば、パワーFET以外のパワースイッチング素子として、パワートランジスタを用いることもできる。

# $[0\ 1\ 1\ 4]$

また、以上の説明では、第一のスイッチング素子15としてNPNトランジスタを用いる例を挙げたが、第一のスイッチング素子15としてPNPトランジスタを用いることもできる。

#### [0115]

また、第一のスイッチング素子15として、トランジスタ以外の半導体スイッチング素子を用いることもできる。即ち、第一のスイッチング素子15は、第二のスイッチング素子14より出力される電圧が動作信号として入力される端子と、パワースイッチング素子1の出力端子に接続される端子と、接地に接続される端子とを備え、第二のスイッチング素子14より電圧が入力されると導通状態と

なることによって、パワースイッチング素子1の出力端子を接地に導通させることができるスイッチング素子であればよい。

# [0116]

また、以上の説明では、第二のスイッチング素子14としてPNPトランジスタを用いる例を挙げたが、第二のスイッチング素子14としてNPNトランジスタを用いることもできる。

# [0117]

また、第二のスイッチング素子14として、トランジスタ以外の半導体スイッチング素子を用いることもできる。即ち、第二のスイッチング素子14は、ツエナーダイオード13より出力される電圧が入力される端子と、第二の積分回路より出力される電圧が入力される端子と、第一のスイッチング素子15に電圧を出力する端子とを備え、異常検出手段13より出力される電圧と第二の積分回路32より出力される電圧との差に基づいて導通状態となることにより、第一のスイッチング素子15を導通状態にするように制御するスイッチング素子であればよい。

#### [0118]

また、以上の説明では、異常検出手段13としてツエナーダイオードを設ける例を挙げた。異常検出手段13は、ツエナーダイオード以外であっても、所定の設定値に基づいて第二のコイルL2と第三のコイルL3間の電圧状態の異常を検出することができればよい。そして、異常検出手段13により前記電圧の異常を検出すると、第二のスイッチング素子14を導通状態として第一のスイッチング素子15を導通状態にできればよい。

#### [0119]

また、以上の説明では、異常検出手段13が異常を検出すると、第二のスイッチング素子14を導通状態とすることによって第一のスイッチング素子15を導通状態とする例を挙げた。本発明を実施するにあたり、必ずしも第二のスイッチング素子14を設ける必要はない。即ち、第二のスイッチング素子14を設けることなく、異常検出手段13が異常を検出すると、第一のスイッチング素子15を導通状態とするようにしてもよい。

# [0120]

# 【発明の効果】

以上説明したように、本発明の電源回路によると、その変圧器の二次側に生じた異常を検出する手段が変圧器の一次側に設けられ、変圧器の二次側がコンパクトにされている。

# [0121]

これにより、本発明の電源回路によると、電源回路を設けるためのスペースを 低減させることができるという効果を奏する。また、電源回路への電気機器の接 続を容易とすることができ、電源回路の取り扱いが容易になるという効果も奏す る。

# 【図面の簡単な説明】

#### 【図1】

本発明の一実施形態である電源回路の回路図である。

# 【図2】

電源回路の変圧器の一次側の電圧の波形を示す図である。

- 図2(a)は、変圧器一次側の第二のコイルの電圧の波形を示す。
- 図2 (b) は、変圧器一次側の第三のコイルの電圧の波形を示す。

#### 【図3】

正常に動作している場合の積分回路により積分された電圧の波形を示す図である。

- 図3(a)は、第一の積分回路により積分された電圧を示す。
- 図3(b)は、第二の積分回路により積分された電圧を示す。

#### 【図4】

変圧器の二次側に異常を生じた場合の変圧器の一次側の電圧を示す図である

- 図4(a)は、変圧器一次側の第二のコイルの電圧の波形を示す。
- 図4 (b) は、変圧器一次側の第三のコイルの電圧の波形を示す。

#### 【図5】

異常を生じた場合の積分回路により積分された電圧の波形を示す図である。

- 図5(a)は、第一の積分回路により積分された電圧を示す。
- 図5(b)は、第二の積分回路により積分された電圧を示す。


# 【符号の説明】

- 1 パワーFET
- 1 d ドレイン端子
- 1g ゲート端子
- 1s ソース端子
- 2 第一のコイルL1の入力端子
- 3 第一のコイルL1の出力端子
- 4 第二のコイルL2の他方の端子
- 5 第二のコイルL2及び第三のコイルL3の一方の端子(共通接地端子)
- 6 第三のコイルの他方の端子
- 7 抵抗
- 8 コンデンサ
- 9 ダイオード
- 10 フィードバック回路
- 11 コンデンサ
- 12 抵抗
- 13 ツエナーダイオード
- 14 第二のトランジスタ
- 14b ベース端子
- 14c コレクタ端子
- 14e エミッタ端子
- 15 第一のトランジスタ
- 15b ベース端子
- 15c コレクタ端子
- 15 e エミッタ端子
- 16 抵抗


- 17 電解コンデンサ
- 18 抵抗
- 21 ダイオード
- 22 コンデンサ
- 2 3 抵抗
- 2 5 変圧器
- 26 変圧器二次側の高圧端子
- 27 変圧器二次側の低圧端子
- 29 モニター端子
- 31 第一の積分回路
- 32 第二の積分回路
  - 35 電源回路

【書類名】 図面


# 【図1】




2/




【図3】






【図4】



【図5】



(b) O

-ジ: 6/E

# 【書類名】 要約書

# 【要約】

【課題】 電源回路の変圧器の二次側に短絡を生じた場合に、電源回路を保護するための回路を設けるスペースを低減し、かかる回路をコンパクトにすることができる電源回路を提供することである。

【解決手段】 電源回路35に設けられる変圧器25の一次側に第一のコイルL 1、第二のコイルL2、第三のコイルL3を設ける。また、変圧器25の二次側 に一次側の複数のコイルに対応する複数のコイルを設ける。

また、電源回路35の一次側に、変圧器25への電力の入力を制御するパワースイッチング素子1と、第二のコイルL2の電圧を積分する第一の積分回路31 と第三のコイルの電圧を積分する第二の積分回路32と、積分回路31の出力及び積分回路32の出力に基づき第二のコイルL2及び第三のコイルL3間の電圧状態の異常を検出する異常検出手段13を設ける。

そして、異常検出手段13が電圧状態の異常を検出すると、パワースイッチング素子1を非導通状態とすることにより、変圧器25への電力の入力が停止されるようにする。

【選択図】 図1

特願2002-282662

# 出願人履歴情報

識別番号

[390001959]

1. 変更年月日 [変更理由]

1990年 9月17日

新規登録

住 所

福井県武生市家久町41号1番地

氏 名 オリオン電機株式会社